1. 다시 딥씨크, 그러나 충격의 결이 다르다
2026년 4월 24일, 딥씨크(DeepSeek)가 V4 프리뷰를 공개했다. 1.6조 파라미터 규모의 V4 Pro와 2,840억 파라미터의 V4 Flash가 동시에 출시되었고, 두 모델 모두 100만 토큰 컨텍스트와 네이티브 멀티모달을 표방한다. 단순한 후속 모델 발표였다면 한 해 전 R1이 미국 빅테크 시가총액 1조 달러를 증발시켰던 그 충격을 다시 만들지는 못했을 것이다. 시장은 이미 중국 AI가 싸고 강하다는 사실을 학습했다.
그래서 이번 V4의 충격 포인트는 모델 자체가 아니라 다른 곳에 있다. 딥씨크는 V4를 화웨이(Huawei) Ascend 950 계열과 캄브리콘(Cambricon) 칩 위에서 우선 최적화했고, 엔비디아·AMD에는 동일한 사전 최적화 접근권을 의도적으로 부여하지 않았다고 보도되었다.
1년 전까지만 해도 "성능이 떨어지는 H800으로도 첨단 모델을 만들 수 있다"는 명제를 증명한 회사가, 이제는 엔비디아가 없어도 된다는 한 발 더 나간 선언을 한 셈이다.
딥씨크의 진짜 자산은 모델 가중치가 아니라, 제재된 하드웨어를 짜내는 엔지니어링 문화 그 자체다. 그리고 그 문화의 뿌리는 AI 연구실이 아니라 헤지펀드 트레이딩 룸에 있다.
2. HFT의 유전자 — 왜 딥씨크는 "커널까지 깎는" 회사인가
딥씨크의 모회사는 항저우의 양적 헤지펀드 하이플라이어(High-Flyer)다. 자산운용 규모는 약 80억 달러 수준으로 알려져 있고, 창업자 량원펑(Liang Wenfeng)은 양쪽 회사의 CEO를 겸하고 있다. 이 출생 배경은 단순한 자금줄 이상의 의미를 갖는다. 회사의 DNA가 다르다.
고빈도 매매(HFT, High-Frequency Trading)와 양적 트레이딩은 본질적으로 "마이크로초 단위의 레이턴시를 줄이는 산업"이다. 알고리즘의 우아함보다 마지막 클럭 사이클을 어떻게 깎느냐가 손익을 가른다. 네트워크 카드의 펌웨어, OS 커널의 인터럽트 처리, NUMA 노드 간 메모리 접근 패턴, 심지어 데이터센터 내 케이블 길이까지 변수로 본다. HFT 트레이더들은 "창의성"보다 "와트당 출력"을 먼저 묻는다.
이 문화가 그대로 LLM 팀으로 이식되었다는 점이 딥씨크와 다른 빅랩(big lab)의 결정적 차이다. 일반적인 AI 연구실이 "GPU를 더 사면 된다"는 전제로 출발한다면, 딥씨크는 "이미 가진 GPU에서 마지막 1%를 어떻게 쥐어짤까"를 출발점으로 삼는다. 같은 H800 클러스터를 쓰더라도, HFT 출신 팀은 PTX·SASS 수준의 명령어 스케줄링, 비결정적이지만 더 빠른 PTX 명령어의 의도적 사용, 워프(warp) 단위 파이프라이닝까지 내려간다. 이것은 단순히 "엔지니어링을 잘한다"는 수준의 이야기가 아니다. 비용 함수 자체가 다르다.
딥씨크에게 "하드웨어를 깎는다"는 것은 미덕이 아니라 디폴트다. 이것이 이번 칼럼이 강조하려는 첫 번째 명제다.
3. 커널까지 깎아내는 팀의 저력 — 오픈소스 인프라 패키지
딥씨크는 2025년 "오픈소스 위크"를 기점으로 자사 학습·추론 인프라의 핵심 구성요소를 잇따라 공개했다. 주목할 점은 이 패키지가 "모델만 잘 만든 회사"가 아니라 "학습 시스템 전체를 수직 통합한 회사"의 모습을 보여준다는 것이다. 아래 표는 핵심 구성요소를 정리한 것이다.
| 프로젝트 | 기능 영역 | 핵심 가치 |
|---|---|---|
| DeepEP | MoE all-to-all 통신 라이브러리 | NVLink·RDMA 비대칭 대역폭 환경에서 전문가 병렬화의 통신 병목을 제거. FP8 디스패치, SM 점유 없는 훅 기반 통신-연산 오버랩 지원. |
| DeepGEMM | FP8 GEMM 커널 | Hopper·Blackwell 모두 지원하는 깔끔한 BLAS 커널. 미세 스케일링과 JIT 컴파일로 동급 라이브러리 대비 효율 극대화. |
| FlashMLA | Multi-head Latent Attention 커널 | H800 SXM5에서 메모리 대역폭을 이론치 한계 부근까지 끌어올린 어텐션 커널. 추론 비용을 자릿수 단위로 압축. |
| DualPipe | 양방향 파이프라인 병렬화 | 전·후방 패스의 연산과 통신을 교차시켜 파이프라인 버블을 제거. 텐서 병렬화 없이도 대형 MoE 학습이 가능하게 만든 핵심 알고리즘. |
| 3FS | 분산 파일 시스템 | AI 학습·추론 워크로드 전용으로 설계된 고성능 분산 스토리지. 데이터 파이프라인 자체가 병목이 되지 않도록 인프라 계층까지 자체 구축. |
| TileKernels / EPLB | 타일 기반 커널·전문가 부하분산 | tilelang 기반 커널 라이브러리와 MoE 전문가 부하분산 알고리즘. 전체 학습 파이프라인을 한 회사가 수직 통합으로 책임지는 구조. |
위 패키지의 메시지는 분명하다. 딥씨크는 통신 라이브러리(DeepEP), 행렬 연산 커널(DeepGEMM), 어텐션 커널(FlashMLA), 파이프라인 알고리즘(DualPipe), 그리고 분산 파일시스템(3FS)까지 한 회사가 동시에 운영한다. 미국 빅테크조차 이 영역들을 외부 라이브러리(NCCL, cuBLAS, FlashAttention 등)에 상당 부분 의존하는 것과 대조적이다. 한국식으로 표현하면, 딥씨크는 "파운드리부터 패키징까지 IDM처럼 가져가는 AI 회사"에 가깝다.
4. 알고리즘과 하드웨어를 같이 설계한다 — 제약을 무기로
딥씨크의 진짜 차별점은 개별 기술 한두 가지가 아니라, 모델 아키텍처와 하드웨어 제약을 "같은 사무실에서" 설계한다는 점이다. Multi-head Latent Attention(MLA)은 KV 캐시를 5~13% 수준으로 압축하여 H800의 80GB HBM에서 더 큰 배치 사이즈를 돌릴 수 있게 만든 설계 결정이 대표적이다. V3.2부터 도입된 DeepSeek Sparse Attention(DSA)은 "라이트닝 인덱서"라는 가벼운 스코어러로 토큰을 사전 선별한 뒤, 상위 K개에만 본격 어텐션을 수행한다. 시퀀스 길이에 대해 제곱으로 폭증하는 어텐션 비용을 거의 선형 수준으로 가져간 것이다.
FP8 학습 또한 같은 맥락이다. H800 텐서 코어의 FP8 누산 정밀도가 약 14비트에 그친다는 사실을 인정하고, 일정 구간(약 128개 원소)마다 부분합을 CUDA 코어의 FP32 레지스터로 승격해 누산하는 방식으로 우회했다.
이 모든 결정의 공통점은 분명하다. 빅랩들이 "먼저 모델을 만들고 그 다음 하드웨어를 사면 된다"고 접근하는 동안, 딥씨크는 우리가 가진 칩의 형태에 모델을 맞춘다는 정반대 방향에서 출발했다. 이는 하드웨어를 잘 이해하고, HFT 업계가 하드웨어 튜닝에 목숨을 걸어온 전통과 커먼 센스에서 출발한다.
5. [심층] DeepEP 해부 — MoE 시대의 통신 병목을 어떻게 풀었나?
CUDA에서 시작해서 NVSHMEM까지, 한 라이브러리가 던지는 메시지의 무게
앞 장에서 DeepEP를 한 줄로 "MoE all-to-all 통신 라이브러리"라고 정리했다. 이 한 줄이 왜 산업 전체에 파괴력을 갖는지를 이해하려면, 거꾸로 CUDA부터 다시 짚어 내려와야 한다. 이번 장은 다소 기술적이지만, 결론은 한 문장이다.
이제 모델을 푸는 시대는 끝났다. 인프라 커널까지 최적화하는 시대다.
5.1 GPU 통신부터 다시 짚자 — CUDA, NVLink, RDMA
CUDA는 NVIDIA GPU에서 돌아가는 코드를 짜기 위한 언어이자 미들웨어다. 문법은 C/C++와 비슷하지만, GPU의 수천 개 코어를 직접 다루기 위한 문법이 추가되어 있다. 굳이 CUDA로 짜는 이유는 단순하다. 일반 CPU 코드로는 GPU의 수천 코어를 동시에 굴릴 수 없기 때문이다. 우리가 PyTorch나 TensorFlow를 편하게 쓰지만, 속을 까보면 결국 CUDA 커널이 호출되고 있다. 행렬곱, 어텐션, 정규화, 모두 누군가가 짜놓은 CUDA 커널이다.
모델이 작으면 GPU 한 장으로 끝난다. 그러나 요즘 LLM은 그 가정이 깨진 지 오래다. 수백 GB짜리 모델은 GPU 한 장의 HBM(고대역폭 메모리)에 올라가지 않는다. 결국 여러 장에 쪼개서 올려야 하고, 쪼개는 순간 GPU 사이에서 데이터를 주고받아야 한다. 이것이 GPU 통신이다.
GPU 통신은 두 층위로 나뉜다. 한 서버 안에서는 NVLink, 서버 사이에서는 InfiniBand RDMA를 쓴다. 비유하자면 NVLink는 시내 전화, RDMA는 시외 전화다. 둘 다 빠르지만 NVLink가 훨씬 빠르다. 그리고 이 통신 자체도 결국 CUDA 커널이 처리한다. 즉, "좋은 통신 커널"은 곧 "빠른 학습·추론"으로 직결된다. 통신 커널이 GPU의 SM(스트리밍 멀티프로세서) 자원을 얼마나 잡아먹느냐가, 그대로 모델 학습 속도가 된다.
5.2 MoE의 진짜 병목 — all-to-all 통신
MoE(Mixture of Experts)는 모델의 일부 "전문가"만 활성화하는 구조다. 토큰마다 라우터가 "이 토큰은 어느 전문가로 보낼지"를 결정한다.
문제는 그 라우팅이 모든 GPU 사이에서 일어난다는 점이다.
8개 GPU면 8 to 8, 64개면 64 to 64 통신이 매 스텝 발생한다. 이것이 all-to-all 통신이고, MoE에서는 토큰을 보내는 dispatch와 결과를 다시 모으는 combine 두 단계로 나뉜다.
MoE 모델이 커질수록 이 통신이 진짜 병목이 된다. 연산이 부족해서가 아니라, 통신이 발목을 잡는다. H800처럼 NVLink 대역폭이 H100 대비 절반 이하로 깎인 "규제 사양" 칩에서는 이 병목이 결정적이다. 딥씨크는 자체 V3·R1 모델을 학습하면서 이 부분을 직접 최적화했고, 그 결과물을 그대로 오픈소스로 푼 것이 DeepEP다. 자기네 모델 학습용 코드를 그대로 푼 셈이다.
DeepEP야말로 진짜 딥씨크 팀이 내놓은 무림 비급이다.
정리하면, DeepEP의 정체는 한 줄이다. MoE 전용 GPU 통신 커널 모음. CUDA로 직접 짠 dispatch/combine 커널들.
5.3 두 종류의 커널 — Normal과 Low-Latency
DeepEP는 두 가지 커널 군으로 나뉜다. 학습·추론 프리필 단계용 Normal Kernel과, 추론 디코딩 단계용 Low-Latency Kernel이다. 두 워크로드의 성격이 정반대이기 때문에, 같은 라이브러리 안에 사실상 두 개의 다른 통신 엔진이 들어 있는 셈이다.
[Normal Kernel] 학습과 프리필에서는 한 번에 큰 배치(공식 벤치마크는 4,096 토큰)를 다룬다. 이때는 NVLink와 RDMA를 동시에 굴리는 것이 핵심이다. DeepEP는 노드 안 통신은 NVLink, 노드 사이 통신은 RDMA로 보내고, 두 대역폭을 비대칭으로 합쳐 쓴다. H800 + CX7 InfiniBand 400 Gb/s 환경에서 공식 측정된 수치는 다음과 같다.
| 통신 유형 | Dispatch #EP | 병목 대역폭 (Dispatch) | Combine #EP | 병목 대역폭 (Combine) |
|---|---|---|---|---|
| Intranode | 8 | 153 GB/s (NVLink) | 8 | 158 GB/s (NVLink) |
| Internode | 16 | 43 GB/s (RDMA) | 16 | 43 GB/s (RDMA) |
| Internode | 32 | 58 GB/s (RDMA) | 32 | 57 GB/s (RDMA) |
| Internode | 64 | 51 GB/s (RDMA) | 64 | 50 GB/s (RDMA) |
벤치마크 환경은 H800 (160 GB/s NVLink 최대 대역폭), CX7 InfiniBand 400 Gb/s NIC (50 GB/s 최대 대역폭)이며, DeepSeek-V3/R1 사전학습 설정(4,096 토큰 배치, hidden 7,168, top-4 그룹·top-8 전문가, FP8 dispatch + BF16 combine)을 따른다.
노드 안 8EP에서 NVLink 153 GB/s — 이론치 160 GB/s의 96%에 해당하는 "이론 한계 부근" 활용률이다. 노드 사이 32EP에서 RDMA 58 GB/s 또한 50 GB/s 명목 한계를 넘어서는 수치인데, 이는 NVLink 도메인을 RDMA로 포워딩하면서 비대칭 대역폭을 합쳐 쓴 결과다.
📌 2025년 4월 22일, 텐센트 네트워크 플랫폼 부서의 최적화 패치(PR #130)가 메인 브랜치에 병합되면서, 일부 구성에서 최대 30% 추가 성능 향상이 보고되었다. 자기 회사 라이브러리에 빅테크의 통신팀이 패치를 보내는 구조 자체가, DeepEP가 이미 중국 내부 표준이 되어가고 있음을 보여준다.
[Low-Latency Kernel] 추론 디코딩은 정반대 워크로드다. 한 번에 다루는 배치는 작고(공식 설정 128 토큰), 응답 시간이 곧 사용자 경험이다. 흥미롭게도 이 모드에서는 NVLink를 쓰지 않고 순수 RDMA만 쓴다. NVLink 셋업 오버헤드가 디코딩 한 토큰의 처리 시간보다 크기 때문이다. 시내 전화의 통화 연결 시간이 통화 자체보다 길면, 차라리 시외 전화로 바로 거는 편이 빠르다는 역설이다. 공식 벤치마크는 다음과 같다.
| Dispatch #EP | Latency | RDMA 대역폭 | Combine #EP | Latency | 대역폭 |
|---|---|---|---|---|---|
| 8 | 77 μs | 98 GB/s | 8 | 114 μs | 127 GB/s |
| 16 | 118 μs | 63 GB/s | 16 | 195 μs | 74 GB/s |
| 32 | 155 μs | 48 GB/s | 32 | 273 μs | 53 GB/s |
| 64 | 173 μs | 43 GB/s | 64 | 314 μs | 46 GB/s |
| 128 | 192 μs | 39 GB/s | 128 | 369 μs | 39 GB/s |
| 256 | 194 μs | 39 GB/s | 256 | 360 μs | 40 GB/s |
8EP 기준 dispatch 77 μs, combine 114 μs라는 숫자가 의미하는 바는 작지 않다. 256EP까지 늘려도 dispatch 194 μs, combine 360 μs로 지연이 폭증하지 않는다. 이는 추론 서빙 시스템 입장에서 전문가 수가 늘어도 사용자가 체감하는 지연은 거의 일정하다는 약속을 의미한다. 2025년 6월 5일자 패치(PR #173)는 저레이턴시 커널이 가능한 한 NVLink를 함께 활용하도록 개선했다.
5.4 훅 기반 통신-연산 오버랩과 FP8 dispatch
DeepEP에서 가장 흥미로운 설계는 훅(hook) 기반의 통신-연산 오버래핑이다. 일반적인 통신 라이브러리는 통신을 처리하기 위해 GPU의 SM 일부를 점유한다. 그만큼 연산에 쓸 수 있는 SM이 줄어든다. DeepEP의 저레이턴시 커널은 RDMA 트래픽을 백그라운드로 흘리면서 SM 점유율을 0으로 가져간다. 훅 인터페이스(return_recv_hook=True)로 호출자가 "수신 완료" 시점을 직접 제어한다.
이 메커니즘으로 어텐션 → Dispatch → MoE 연산 → Combine의 4단계를 두 개의 마이크로배치로 인터리빙하면, GPU가 노는 시간(idle bubble)이 사실상 0에 수렴한다. 더 중요한 부수효과는 CUDA Graph 호환성이다. 추론 서빙에서 CUDA Graph는 토큰당 오버헤드를 한 자릿수 마이크로초 단위로 줄여주는 결정적 기능인데, 대부분의 통신 라이브러리는 이를 지원하지 않는다. DeepEP의 저레이턴시 모드는 호환된다.
또 한 가지, DeepEP는 FP8 dispatch를 네이티브로 지원한다. 토큰을 보낼 때는 FP8로 압축하고, 결과를 모을 때는 BF16으로 결합한다. 정확도는 BF16 수준을 유지하면서 통신량은 절반 가까이 줄인다. DeepSeek-V3 논문에서 제안된 그룹 제한 게이팅(group-limited gating) 알고리즘도 그대로 들어 있다. 자기네 V3/R1 학습용 코드를 거의 손대지 않고 푼 것이라는 점이 분명히 드러나는 대목이다.
5.5 사용 환경, 의존성, 그리고 진입장벽
DeepEP가 요구하는 환경은 다음과 같다. 지원 GPU는 Ampere(SM80)와 Hopper(SM90)이며, 공식 테스트는 H800 기준이다. 소프트웨어는 SM80에서 CUDA 11 이상, SM90에서 CUDA 12.3 이상, PyTorch 2.1 이상, Python 3.8 이상을 요구한다.
노드 안 통신은 NVLink, 노드 사이 통신은 RDMA를 전제로 한다. 네트워크는 InfiniBand CX7 400 Gb/s가 권장되며, RoCE(RDMA over Converged Ethernet)도 이론상 호환된다고 명시되어 있다. 다만 "이론상"이라는 표현이 꼬리에 붙은 점은 주의해야 한다.
진입장벽은 분명하다. NVSHMEM 의존성이다. NVSHMEM은 노드 사이 통신을 위한 NVIDIA의 SHMEM 라이브러리인데, pip 한 줄이 아니라 별도 빌드 가이드를 따라가야 한다. DeepEP 저장소에 별도 NVSHMEM 설치 가이드 문서가 따로 들어 있을 정도다. 라이선스는 MIT이지만, NVSHMEM을 참조하는 일부 파일(csrc/kernels/ibgda_device.cuh, third-party/nvshmem.patch)은 NVIDIA의 NVSHMEM SLA에 따른다. 이 부분은 도입 전에 라이선스 검토가 필요한 지점이다.
실제 사용 패턴은 의외로 단순하다. Buffer 객체를 만들고, dispatch()를 호출해 토큰을 전문가로 보내고, MoE 연산을 돌린 뒤, combine()으로 결과를 모은다. 저레이턴시 모드는 Buffer 생성 시 low_latency_mode=True 플래그로 분기되고, 백그라운드 hook이 추가된다. 인터페이스 자체는 PyTorch 사용자가 적응하기 어렵지 않은 수준이다.
5.6 DeepEP가 던지는 진짜 메시지
여기서부터가 본론이다. DeepEP의 의미는 단순한 "빠른 통신 라이브러리" 이상이다.
첫째, MoE 학습은 이제 통신 최적화 없이는 불가능한 영역이 되었다. 단순 PyTorch DDP나 DeepSpeed로는 더 이상 수백 GPU 규모의 MoE를 효율적으로 굴릴 수 없다. 전용 커널이 사실상 필수다. DeepEP가 그 사실상의 표준 자리를 차지하기 직전이다.
둘째,딥씨크가 "모델만 푸는 회사"에서인프라 오버헤드 라이브러리까지 푸는 회사로 단계를 옮겼다. 이는 자기네 학습 비용을 낮추는 동시에, 다른 팀들이 비슷한 MoE 모델을 만들 때 자기네 코드 베이스 위에서 만들도록 유도하는 효과를 낳는다. 표준 장악이다.
셋째, AMD ROCm 포크인 Mori-EP가 이미 공식 브랜치로 존재하고, UCCL 프로젝트의 uccl-ep 포크는 이기종 GPU(엔비디아·AMD)와 다양한 NIC(EFA, Broadcom, CX7)를 지원한다. AntGroup은 SM-Free 최적화 시리즈를 별도 브랜치로 운영 중이고, NVIDIA 본체도 Hybrid-EP 브랜치를 통해 TMA 명령어와 NVFP4 데이터 타입 지원을 실험하고 있다.
넷째,Infrawaves는 듀얼 포트 NIC와 다중 QP 지원을 더했고, AntGroup의 DeepXTrace는 느린 랭크를 진단하는 분석 도구다. 한 라이브러리 주변에 이미 작은 생태계가 형성되어 있다. NVIDIA 락인을 누군가는 풀고 있다는 분명한 신호다.이 그림에서 한국 현실로 내려와 보자.국내에서 MoE 모델을 학습하는 팀이라면, 지금 가장 먼저 검토해야 할 라이브러리가DeepEP다. 특히 H100·H200 클러스터를 보유한 곳은 도입 비용 대비 학습 효율 개선폭이 즉각 측정 가능한 수준이다. 추론 서빙 팀이라면 Low-Latency Kernel만 따로 떼어 검토해도 가치가 있다. 디코딩 레이턴시를 줄이는 가장 빠른 길 중 하나다.
단점도 분명히 존재한다. NVSHMEM 의존성, H800 외 환경에서의 검증 부족, 일반 데이터센터 이더넷에서 RoCE 동작은 별도 검증이 필요하다는 점이다. 그러나 코드 베이스 자체가 CUDA 58.9%, Python 20.3%, C++ 19.2%로 짜여 있어서, 직접 읽고 수정 가능한 수준의 "열린 라이브러리"다. 한국 팀이 자체 NPU(Rebellions, FuriosaAI 등) 백엔드를 붙이는 시도를 한다면, MORI-EP나 UCCL-EP 같은 포크가 좋은 출발점이 될 수 있다.
모델만 푸는 시대는 끝났다. 인프라 커널까지 푸는 시대다. 그리고 그 흐름을 주도하는 것이 미국 빅테크가 아니라, 제재받은 H800으로 시작한 항저우의 헤지펀드 출신 팀의 DNA라는 사실이 이번 칼럼의 핵심이다.
6. 미국의 규제, 딥씨크의 화답 — 세 단계 전략
미국의 대중 AI 칩 수출통제는 2022년 10월 1차 규제, 2023년 10월 강화, 2024~2025년의 추가 라운드를 거치며 구체화되어 왔다. 핵심은 첨단 GPU(H100, B200 계열)와 고대역폭 인터커넥트의 중국 수출 차단이다. H800은 이 규제를 우회하기 위해 NVLink 대역폭을 의도적으로 낮춘 "중국 전용 모델"이었으나, 2023년 10월 추가 규제로 결국 그것마저 차단되었다. 딥씨크의 대응은 다음과 같이 정리할 수 있다.
6.1 1단계 — 알고리즘으로 하드웨어 격차 메우기
V3·R1까지의 단계가 여기에 해당한다. 앞서 살펴본 FP8 학습, DualPipe, MLA, 그리고 지금 막 분석한 DeepEP는 모두 "제약된 하드웨어로 비제약 하드웨어 수준의 성능을 낸다"는 명확한 목적 하에 설계되었다. 특히 DeepEP가 H800의 좁은 NVLink와 상대적으로 풍부한 RDMA를 비대칭으로 합쳐 쓰는 설계는, "규제로 만들어진 하드웨어 형상" 자체를 알고리즘 입력값으로 받아들인 가장 명확한 사례다. 이 단계의 메시지는 미국 정책결정자에게 보낸 첫 신호였다. 규제가 압도적인 하드웨어 격차를 영원히 유지시키지 못한다.
6.2 2단계 — 중국산 칩으로의 "의도적" 이전
V4에서 가장 정치적으로 중요한 결정은 화웨이 Ascend 950 시리즈와 캄브리콘 칩 위에서 우선 최적화를 수행한 것이다. 보도에 따르면 딥씨크는 중국 칩 제조사들에게 V4의 사전 최적화 접근권을 우선 제공하고, 엔비디아·AMD에는 동일한 창구를 닫았다. 엔비디아 CEO 젠슨 황(Jensen Huang)은 이 사실에 대해 미국에 재앙이 될 수 있다고 우려한 것으로 중국 매체에 인용되었다.
기술적으로는 아직 격차가 있다. Ascend 950은 분석가들에 따라 H100과 H200 사이 어딘가로 평가되며, SMIC의 7나노급 생산능력 자체가 병목이다. 하지만 정치적 메시지는 명확하다. 우리는 미국 칩 없이도 학습한다는 사실이 한 번 증명되면, 미국의 칩 기반 봉쇄는 그 효과와 상징성이 붕괴한다.
그리고 DeepEP의 Mori-EP·UCCL-EP 포크가 이미 ROCm·이기종 NIC를 지원한다는 사실은, "NVIDIA 없는 MoE 학습 스택"의 요소가 하나둘 갖춰지고 있음을 의미한다.
6.3 3단계 — 오픈소스를 통한 생태계 락인
딥씨크의 V3, R1, V3.2, V4는 모두 MIT 또는 그에 준하는 라이선스로 가중치가 공개된다. DeepEP, DeepGEMM, FlashMLA, DualPipe, 3FS도 모두 MIT다. 이것은 자선이 아니라 명확한 전략이다. 모델과 인프라가 함께 오픈소스이면, 전 세계 클라우드 사업자·연구기관·기업이 "중국 칩 위에서 최적화된 모델"과 "중국 회사가 만든 통신 라이브러리"를 자발적으로 배포·수정·개선하게 된다. 그 노하우는 글로벌 커뮤니티 차원에서 축적되고, 다시 중국 하드웨어 생태계로 환류된다.
미국이 모델 가중치 자체의 수출까지 통제 대상으로 검토하는 이유가 여기에 있다. 칩만 막으면 되는 줄 알았는데, 오픈소스 모델 한 번이 전 세계 개발자를 "중국 하드웨어의 자발적 최적화 노동력"으로 동원하는 효과를 낳기 때문이다. 딥씨크는 이것을 정확히 이해하고 활용하고 있다.
7. 한국 인공지능·SW 산업에 주는 시사점
딥씨크의 사례는 한국 AI, 블록체인·사이버보안 업계에 세 가지 질문을 던진다.
첫째, "우리 회사의 비용 보틀랙은 무엇인가." 풍족한 GPU 위에서 "창의적 모델"을 만드는 회사와, 부족한 GPU 위에서 "와트당 토큰"을 짜내는 회사는 결국 다른 결과를 만든다. 한국 AI 스타트업은 어느 쪽에 가까운지 자문해야 한다.
둘째, "수직 통합의 깊이는 어디까지인가."딥씨크는 통신 라이브러리, GEMM 커널, 분산 파일시스템까지 자체 운영한다. 한국 기업이 NCCL·cuBLAS·FlashAttention 같은 외산 라이브러리에 의존하는 비율을 줄이지 못하면, 비용 경쟁이 아니라 통제권 경쟁에서 밀린다. DeepEP가 던지는 가장 실용적인 메시지는열려 있을 때 들어가 읽으라는 것이다.
셋째, "규제는 우리에게 어떤 의미인가?" 미국의 대중 규제는 한국에게도 양면이다. 한편으로는 한국 반도체·AI 업체에 우회 수요라는 단기 기회를 제공하지만, 다른 한편으로는 "한국이 미국 칩 생태계에 종속된 정도"가 그대로 위험으로 전이된다. 딥씨크가 화웨이 Ascend로 옮겨가는 모습은, 한국이 자체 NPU·AI 가속기 생태계를 어떻게 조립할 것인지에 대한 거울이다.
필자가 운영하는 회사에서도, 블록체인 산업 현장에서도 같은 패턴이 반복된다. 외산 인프라에 깊게 의존한 프로젝트는 비용 구조를 자기 손으로 통제하지 못한다. 딥씨크의 교훈은 AI 영역에 국한되지 않는다. 인프라 스택의 어느 계층까지 자체적으로 "커널을 깎을" 능력을 보유하느냐가, 결국 규제와 충격의 시기에 살아남는 회사를 결정한다.
8. 결론 — "마지막 클럭 사이클"의 경쟁
딥씨크 V4의 진짜 메시지는 1.6조 파라미터라는 숫자가 아니다. 그것은 "제약된 하드웨어 + 깊이 있는 시스템 엔지니어링 + 오픈소스 전략"의 조합이 미국식 "풍족한 하드웨어 + 폐쇄형 모델" 모델과 정면으로 경쟁할 수 있음을 보여준 사건이다.
HFT 트레이딩 룸에서 시작된 "마지막 클럭사이클을 어떻게 깎을 것인가"라는 질문이, AI 인프라 전체의 설계 철학으로 확장된 셈이다.
DeepEP는 그 철학의 가장 응축된 결과물 중 하나다. CUDA 58.9%로 짜인 한 라이브러리가 MoE 학습의 통신 병목을 풀고, 추론 디코딩의 지연을 마이크로초 단위로 깎고, 그러면서도 MIT 라이선스로 풀려 전 세계 개발자에게 자기네 표준을 전파한다. 모델만 풀던 시대는 끝났다. 이제 인프라 커널까지 최적화하는 시대다.
미국의 규제는 단기적으로는 효과적이지만, 상대가 "제약 자체를 비용 함수의 입력값으로 받아들이는 회사"라면 의외로 빨리 무력화된다. 딥씨크는 그 가설을 가장 큰 무대 위에서 실험하고 있는 회사이며, 그 실험의 결과는 향후 5년간 글로벌 AI 산업 구도의 가장 중요한 변수로 남을 것이다. 한국 산업 또한 이 변수를 "누군가의 일"로 보지 말아야 한다. 우리에게도 이 질문은 곧 도착한다.
© 2026 김호광 (Dennis Kim). 본 칼럼은 공개 자료(DeepSeek 공식 GitHub 저장소, DeepSeek-V3 기술 보고서, Reuters/CNN/Bloomberg V4 보도, Bain & Company 분석 등)를 기초로 작성된 분석 칼럼이며, 특정 투자 권유나 법률 자문이 아닙니다.